PAT-NO: JP403171820A

DOCUMENT-IDENTIFIER: JP 03171820 A

TITLE: 2N-1 FREQUENCY DIVIDING CIRCUIT

PUBN-DATE: July 25, 1991

INVENTOR-INFORMATION: NAME TOYOFUKU, HIDETOSHI KAJIWARA, MASANORI TANAKA, TAKESHI MASE, HIDEKI

ASSIGNEE-INFORMATION:

NAME COUNTRY FUJITSU LTD N/A

APPL-NO: JP01310073

APPL-DATE: November 29, 1989

INT-CL (IPC): H03K023/50

US-CL-CURRENT: 377/118

ABSTRACT:

PURPOSE: To obtain a 2n-1 frequency dividing circuit with a simple constitution by feeding back the NAND output between the Q output of a flip flop in the (n-1)th stage and that in the last stage to the D input of a flip flop in the first stage.

CONSTITUTION: The n-number of D type flip flops 10 connected in series and a NAND gate 11 which operates NAND between a Q output Qn-1 of the flip flop 10 in the (n-1)th stage and a Q output Qn of the flip flop 10 in the n-th stage (last stage) are provided, and flip flops 10 constitute a series connection circuit where the Q output of each flip flop is connected to the D input of the flip flop in the next stage. The output of the NAND gate 11 is <u>fed back to a D input</u> D1 of the flip flop 10 in the first stage. That is, the NAND output between the Q output of the flip flop 10 in the (n-1)th stage and that in the last stage is fed back to the D input of the flip flop 10 in the first stage.

12/15/04, EAST Version: 2.0.1.4

Thus, odd frequency division is performed with simple constitution.

COPYRIGHT: (C)1991,JPO&Japio

⑩日本国特許庁(JP) ⑪特許出願公開

® 公開特許公報(A) 平3−171820

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月25日

H 03 K 23/50

7125 - 5 J

審査請求 未請求 請求項の数 1 (全5頁)

図発明の名称 2 n − 1 分周回路

②特 願 平1-310073

22出 願 平1(1989)11月29日

⑫発 明 者 豊 福 秀 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内

@発 明 者 梶 原 Œ 範 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

個発 明 者 田 副 神奈川県川崎市中原区上小田中1015番地 富士诵株式会社

内

仰発 明 者 間 秀 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑪出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井島 藤冶 外1名

> 叨 紅田 757

1. 発明の名称

2n-1分周回路

2. 特許請求の範囲

n 個のDタイプフリップフロップ (10) を直 列接続し、

各フリップフロップのクロック入力にはクロッ クを共通入力し、

n-1段目のフリップフロップ (10) のQ出 力と、最終段のフリップフロップ (10)のQ出 力とのナンドをとるナンドゲート (11) を設け、 該ナンドゲート (11) 出力を初段のフリップ フロップ (10) のD入力にフィードバックして 構成され、最終段のフリップフロップ (10) の Q出力をその出力とする2n-1分周回路。

3. 発明の詳細な説明

[概要]

n個のDタイプフリップフロップをn個用いて 構成される2n-1(奇数)分周回路に関し、

奇数分周回路を簡単な回路で実現することを目

的とし、

n個のDタイプフリップフロップを直列接続し、 各フリップフロップのクロック入力にはクロック を共通入力し、n-1段目のフリップフロップの Q出力と、最終段のフリップフロップのQ出力と のナンドをとるナンドゲートを設け、該ナンドゲ ート出力を初段のフリップフロップのD入力にフ ィードバッグして構成される。

[産業上の利用分野]

本発明はn個のDタイプフリップフロップをn 個用いて構成される2n-1(奇数)分周回路に 関する。

[従来の技術]

あるクロックを2のべき乗に分局する回路は、 Dタイプのフリップフロップ又はカウンタを川い て比較的簡単にでき、よく用いられている。第4 図は1/16分周回路の構成概念図である。フリ ップフロップ1が4個で1/24

分周回路を構成している。一般的に、n個のフリップフロップを用いて構成された分周回路の出力は1/2* 分周となる。

第5図は第4図回路の各部の動作被形を示す図である。(a)はクロックを、(b)は初段出力QAを、(c)は2段出力QBを、(d)は3段出力QCを、(e)は最終段出力QDをそれぞれ示している。最終段出力QDの周期T内にクロックが16個含まれ、1/16分別されていることが分かる。

これに対して奇数分周回路は特に決まった回路はなく、そのつど回路を考案している。第6図は1/7分周回路の構成例を示す図である。第4図の回路に比較してフリップフロップ1を3段直列接続し、全てのクリップフロップのQ出力とナンドゲート2でとり、該ナンドゲート2の出力を全てのフリップフロップ1のクリア人力Cしに入れている。第5図のQA、QB、QC出力波形図をみると明らかなように、クロック7発目の立ち下がりでいずれも"1"になっている。従

力に接続された直列接続回路を構成している。ナンドゲート11の出力は初段のフリップフロップ 10のD人力D1にフィードバックされている。

人力クロックは各段のフリップフロップ10の クロック入力CK1~CKnに共通に入っている。 そして、分周回路の出力は最終段のフリップフロップ10のQ出力Qnから出力される。

[作用]

n-1段目のフリップフロップ10のQ出力と 最終段のフリップフロップ10のQ出力とのナン ド出力を初段のフリップフロップ10のD人力に フィードバックする。これにより、図に示す回路 は系が安定した状態では2n-1分周回路、つま り1/(2n-1)分周回路として動作する。図 より明らかなように、本発明によれば極めて簡単 な構成で奇数分周を行うことができる。

[実施例]

以下、図面を参照して本笵叨の実施例を詳細に

って、7 発目の立ち下がりでナンドゲート 2 の出 力は *0* になり、フリップフロップ全でを 0 に クリアし、1 / 7 分屑回路が実現できる。

[発明が解決しようとする課題]

前述したように、あるクロックを奇数分損するのは特に決まった回路がなく、必要となる度に回路を考案しなければならず、時間がかかり、また回路設計上の摂りもおかしやすい。

本売明はこのような課題に鑑みてなされたもの であって、簡単な回路で奇数分周回路を提供する ことを目的としている。

[課題を解決するための手段]

第1図は本発明の原理プロック図である。図において、10はn個直列接続されたDタイプフリップフロップである。11はn-1段目のフリップフロップ10のQ出力Qn-1とn段(最終段)のQ出力Qnのナンドをとるナンドゲートである。フリップフロップ10はそのQ出力が次段のD人

説明する。

第2図は本発明の一実施例を示す回路図である。 第1図と同一のものは、同一の符号を付して示す。 図に示す実施例は、Dタイプのフリップフロップ 10が4個直列接続されており、n=4であり、 2n-1=8-1=7となり、1/7分周回路を 示している。第3段目のフリップフロップ10の 出力Q3と第4段目のフリップフロップ10の出 力Q4とのナンドがナンドゲート11でとられ、 該ナンドゲート11の出力が初段のD入力D1に フィードバックされている。このように構成され た回路の動作を説明すれば、以下のとおりである。

先ず、D1, D2, D3, D4, Q4の初期状態を"10000"とする。最初のクロックの立上がりでD2が"1"となり、2番目のクロックの立上がりでD3が"1"となり、3番目のクロックの立上がりでD4が"1"となり、4番目のクロックの立上がりでQ4が"1"となる。

ここで、D4とQ4が "1" となるので、ナン ドゲート11の出力は "0" となり、D1が "0" となる。更に、3つのクロックの立上がりがきた時に、D4が"0"になり、Q4が"1"となるので、ナンドゲート11の出力が"1"となり、D1が"1"となる。以下、同様な動作を繰返すことにより、最終段のフリップフロップ10のQ4から7分周された出力が得られる。

第3図は第2図回路の各部の動作被形を示すタイミングチャートである。図に示す初期状態は上述の説明と同じ "10000"である。最終的には、D1, D2, D3, D4, Q4被形はそれぞれ1クロックずつ遅れた同一周期のクロックとなり、その周期T内にクロックが7個人っており、7分周されていることが分かる。

上述の説明では、初期値として"10000"となる場合について説明したが、この回路はこの初期値の場合のみならず、その他の初期値の場合にも7分周回路として動作し、最終的な波形は第3図に示すようなものとなる。また、上述の実施例では、フリップフロップを4個用いた、つまりn=4で、7分周回路の場合を例にとって説明し

第6図は1/7分周回路の従来構成例を示す図である。

第1図において、

10はDタイプフリップフロップ、

11はナンドゲートである。

たが、本発明はこれに限るものではなく、他の全 ての自然数nの場合について全く同様に適用する ことができる。

[発明の効果]

以上、詳細に説明したように、木発明によれば n-1 段目のフリップフロップのQ出力と再集団 (n 段) のフリップフロップのQ出力のナンド出力を初段のフリップフロップのD人力にフィード バックするという簡単な構成で、2n-1分周回路を提供することができ、実用上の効果が極めて大きい。

4. 図面の簡単な説明


第1図は本発明の原理プロック図、


第2図は本発明の一実施例を示す回路図、

第3図は第2図回路の各部の動作波形を示すタイミングチャート、


第4図は1/16分周回路の構成概念図、

第5図は第4図回路の各部の動作波形を示すタイミングチャート、






第2図回路の各部の動作波形を示すタイミングチャート 第 3 図



1 分周回路の構成概念図 第 4 図

12/15/04, EAST Version: 2.0.1.4



2072 CL OA CL OB CL OC HD

1/7 分周回路の従来模成例を示す図第 6 図